碳化硅的前世今生之02：如此优秀，却壁垒很高

我们知道，一个原子中的电子始终围绕原子核运动。在原子的孤立状态，原子中的电子只能以离散的能级存在。

我们还知道，晶体是由大量原子构成的，原子之间的距离很近。根据泡利不兼容原理，各原子中原本能量相同的能级被划分为属于一定能量范围的一条能级带，即能带。

由于原子数量众多，在密集的能级形成的能带中，价电子所处的能带被称为价带。在半导体中，价带被电子完全占据，所以不具有导电能力。

当受到激发时，价带中的电子将跃迁到能量更高的能级。由于电子填充数量少，在外电场作用下，电子出现漂移运动而形成电流。这一能带被称为导带，由于导带中的电子缺少在价带中产生的空穴，也就是载流子，价带和导带之间没有空隙，即没有电子存在其中，因此被称为禁带。

第三代半导体最显著的特点是禁带宽度大，将电子由价带激发至导带所需的能量也大，材料的绝缘性能更好。由于碳化硅共价键极性很强，需要更多的能量才能将价电子从价带激发到导带，所以碳化硅的禁带宽度比硅要大，为3.26电子伏特（eV），是硅的3倍。

MOSFET器件通常采用自下而上电流通路的垂直结构。在MOSFET漂移区既承受耐压，同时也产生了绝大部分导通电阻。理论上，半导体材料厚度越薄，单位面积比导通电阻越小，器件耐压也越低。

器件耐压与击穿电阻有关，在强外电场作用下，半导体材料中的价电子将会激发到导带中。当外电场强到一定程度时，半导体材料会被击穿。那么，这个外电场强度就是击穿电场强度。

正是由于碳化硅材料的禁带宽度大，使得其击穿电场强度也高于硅材料。在25℃时，其击穿电场强度为2.5MV/cm，是硅的10倍。因此，在相同耐压条件下，采用碳化硅材料后，MOSFET的漂移区厚度可以大幅减小。另外，还可以采用更高的掺杂浓度显著降低比导通电阻。

碳化硅的比导通电阻远小于硅，适合制造高压大功率器件。所以，在相同导通电阻下，碳化硅MOSFET的芯片面积更小，例如在900V电压等级，碳化硅MOSFET仅用1/30的芯片面积即可实现同等硅MOSFET的导通电阻。

同理，在相同芯片面积下，碳化硅MOSFET的导通电阻也更低，所以能够同时实现高电压和大电流。现在1200V电压等级单芯片碳化硅MOSFET的导通电阻已经达到了15毫欧的水平。

碳化硅器件的芯片面积比硅器件小很多，因为其基本单元更少，结电容更小，所以碳化硅MOSFET能够在更高的开关频率下工作，开关速度更快，开关损耗更低，还可以降低转换器中无源器件体积和重量。

本征载流子是本征半导体中的载流子，也就是电子和空穴，它们不是掺杂所产生的载流子，而是通过本征激发产生的，与禁带宽度有关。随着禁带宽度的增加，本征载流子浓度呈指数减小。

碳化硅的禁带宽度更大，所以本征载流子浓度远远小于硅，在很高温度时，其本征载流子浓度可以忽略不计，这使碳化硅器件在高温下仍可以保持半导体特性而正常工作。

在正常情况下，硅器件的最高工作温度不超过200℃，碳化硅器件可以在300℃时正常工作，因此可以降低系统散热要求，提高功率转换器功率密度，降低系统成本。

第一篇文章提到，碳化硅是一种硅和碳结合的半导体材料，自然界几乎没有，要想得到碳化硅单晶，只能依靠人工合成。而且，不是所有的碳化硅晶体都能作为半导体材料，只有六方相中的4H-SiC、6H-SiC才可以用。

在生产流程中，首先是粉料合成，即Si+C=SiC，1比1合成碳化硅多晶颗粒。粉料是晶体生长的原料来源，其粒度、纯度都会直接影响品体质量，特别是半绝缘衬底的制备过程中，对于粉料的纯度要求极高，杂质含量需低于0.5ppm。

第二步是籽晶使用高质量的籽晶，作为晶体生长的基底，稳定的晶格结构同样也是决定晶体质量的核心原料。籽晶质量的好坏决定了单晶生长质量的优劣，因此，每一家公司都有一个“祖传秘方”的籽晶。

第三步是晶体生长，通常使用物理气相升华法（简称PVT）对原料进行超过2000℃的加热，通过高温将碳粉和硅粉分解成原子，然后通过温场的控制让升华后的组分在籽晶表面生长，从而得到再结晶的碳化硅晶体。

整个生长过程必须在密闭空间内完成，监控手段极少，而且变量多，对工艺控制精度要求极高，制造成本也非常高。

第四步是晶锭切割和衬底加工，先将将生长出的晶体切成片状。由于碳化硅的硬度仅次于金刚石，属于高硬脆性材料，因此切割过程耗时很久，而且易于裂片。

第五步是研磨和抛光，通常采用MP-CMP，将衬底表面加工至原子级光滑平面。衬底的表面状态，例如表面粗糙度，厚度均匀性都会直接影响下一步外延工艺的质量。

第六步是清洗和检测，主要是控制颗粒和杂质，去除加工过程中残留的颗粒物以及金属杂质；最终检测可以获取衬底表面、面型、晶体质量等全面的质量信息，帮助下游工艺进行追溯。

衬底材料是碳化硅半导体的主要存在形式。而碳化硅衬底工艺流程非常复杂。在将晶锭切割为厚度百微米级的薄片后，还要对碳化硅薄片的正反面进行打磨、抛光，最终形成一个透明的圆片——衬底。

从电学性能来看，碳化硅可分为高电阻（电阻率≥105Ω•cm）半绝缘型碳化硅衬底和低电阻（电阻率区间为15至30mΩ•cm）导电型碳化硅衬底。

半绝缘型碳化硅衬底用来制造氮化镓射频器件，用于信息通信、无线电探测等领域；导电型碳化用于制造MOSFET、IGBT等功率器件，应用于新能源汽车、轨道交通以及大功率输变电等。目前导电型材料的需求更大。

有了碳化硅衬底，下一步是做外延片。外延片的质量取决于晶体和衬底加工。与传统硅功率器件制作工艺不同，碳化硅衬底的表面特性和质量并不足以支撑器件制作，还要在其表面生长上一层碳化硅结构，也就是外延层，然后在外延层上制造各类功率器件。

碳化硅外延片制作采用化学气象沉积（CVD）法。这个工艺环节非常关键，由于现在所有的器件都是在外延层上实现，所以其质量对器件性能影响极大。

虽然，碳化硅外延工艺和硅差不多，但在温度设计以及设备结构设计方面有所不同。由于碳化硅材料的特殊性，需要采用高温工艺，包括高温离子注入、高温氧化及高温退火。

如果要最大程度利用材料特性，理想方案是在碳化硅单晶衬底上生长外延层。碳化硅外延片的关键参数主要取决于器件设计，器件的电压等级不同，外延片的参数也不同。

低压器件一般为600V，外延厚度在6μm左右；中压为1200至1700V，外延厚度为10至15μm；高压在10000V以上，需要100μm以上外延厚度。所以，随着电压增加，外延厚度随之增加，高质量外延片的制备也越来越难，特别是高压应用，缺陷控制是一个非常大的挑战。

由于晶体不同，碳化硅外延中的缺陷与其他晶体不太一样。很多缺陷都是从衬底中复制过来的，所以衬底质量、加工水平对外延生长，尤其是缺陷控制至关重要。

碳化硅外延缺陷一般分为致命性和非致命性缺陷，前者有三角形缺陷、滴落物，对所有器件类型都有影响，包括二极管、MOSFET、双极性器件，影响最大的是击穿电压。后者包括螺位错等，对二极管性能没有影响，但对MOSFET、双极器件的寿命或漏电有影响，最终导致良率下降。

要控制碳化硅外延缺陷，首先要谨慎选择碳化硅衬底材料和加工设备包括工艺技术。

碳化硅外延做好了，就可以在上面制作器件结构，实现器件的功能，结果就是碳化硅芯片。

碳化硅芯片晶圆制造环节工序非常多，比如涂胶、显影、光刻，还有掺杂、甩干，工艺非常复杂。由于碳化硅自身的键能比较大，所以除了硅器件常用的工艺，还要用到一些特殊工艺，如高温离子注入、高温退火和高温氧化。

器件的结构在纳微米级，非常精细，许多工艺是交叠进行的，每一项工艺都有一定的误差范围。要使器件一致性非常好，就需要控制每道工序的误差范围。

碳化硅晶圆制造和硅晶圆制造的过程差不多，都是在外延层上刻槽，再进行填充，形成不同的结构，就像盖楼一样。做好结构的晶圆上可以看到有许多小方格，每一个小方格就是一个器件，将这些方格进行切割，就得到了一颗一颗的碳化硅芯片，因为没有封装，俗称裸片。

碳化硅裸片通常是不能直接使用的，需要对裸片进行封装。封装之前首先要用金属线进行一些电气连接，俗称打线。使裸片上的接点与之后的封装外壳后的引脚相连。然后用黑色的塑封料进行包裹封装，形成保护外壳。

封装好的每一个器件都要在交付客户前进行测试，只有电气性能符合要求的器件才能出货。

总之，虽然碳化硅材料能够人工合成制造，但加工起来非常困难，所以碳化硅功率器件的量产化一直是业界棘手的难题。

下一篇我们将谈谈近年来碳化硅技术、器件与应用的结合，特别是一些产业化典型应用的特点。

本系列文章为原创，转载请注意来源《Bodo’s功率系统》